Project : ostre

Section: Overall Objectives

Overall Objectives

Nous menons des travaux sur l'optimisation des systèmes distribués temps réel embarqués selon quatre axes de recherche :

1. la modélisation de tels systèmes à l'aide de la théorie des graphes et des ordres partiels,

2. l'optimisation d'implantations à l'aide :

   • d'algorithmes d'ordonnancement temps réel dans le cas monoprocesseur,

   • d'heuristiques de distribution et d'ordonnancement temps réel dans le cas multiprocesseur,

   • d'heuristiques de minimisation de ressources dans le cas circuit intégré et multiprocesseur,

3. les techniques de génération automatique de code pour processeur (exécutif dédié ou configuration d'OS résident) et circuit intégrés spécifiques (« net-list »),

4. la tolérance aux fautes.

Bien que depuis le début notre thématique ait été nourrie à l'INRIA par les méthodes et applications pour l'automatique étudiées dans le projet SOSSO, nous avons toujours activement participé aux travaux effectués autour des langages synchrones. Les nouvelles applications auxquelles nous nous intéressons, principalement dans le milieu des transports et des télécommunications, nous amènent à étendre nos axes de recherche vers la tolérance aux fautes et la conception conjointe (« codesign ») avec partitionnement logiciel/matériel automatique. Nos modèles ont été étendus ces dernières années pour prendre en compte d'une part des architectures multiprocesseur hétérogènes et/ou des circuits intégrés spécifiques conduisant à la notion de multicomposant en vue de la conception conjointe logiciel/matériel. D'autre part nous cherchons à prendre en compte, sur les fonctionnalités à implanter, des contraintes de dépendance, et des contraintes temps réel multiples de cadences (période des capteurs) et de latences (temps de réponse entre entrée-capteur et sortie-actionneur ou temps d'exécution d'un ensemble de fonctions dépendantes). Les contraintes temps réel multiples nous ont conduit à intensifier nos recherches dans le domaine de l'ordonnancement où les problèmes que nous cherchons à résoudre sont assez peu étudiés. Les techniques de génération d'exécutif maintenant bien maîtrisées sont en train d'être étendues à la génération automatique de code VHDL pour la synthèse de circuits intégrés spécifiques.

Ces travaux de recherche ont conduit d'une part à une méthodologie appelée AAA pour « adéquation algorithme-architecture » et d'autre part à un logiciel de CAO niveau système pour le prototypage rapide et l'implantation optimisés de systèmes distribués temps réel embarqués, appelé SynDEx. Ils évoluent pour permettre la tolérance aux fautes et la conception conjointe avec partitionnement logiciel/matériel automatique.

Tous ces travaux sont réalisés avec l'objectif de faire le lien entre l'automatique et l'informatique principalement dans le cadre des langages synchrones en cherchant à supprimer la rupture entre la phase de spécification/simulation et celle d'implantation temps réel, ceci afin de réduire le cycle de développement des applications distribuées temps réel embarquées.